آینه جریان

آینهٔ جریان مداری است که برای کپی کردن جریان از طریق یک قطعه فعال با کنترل جریان در یک قطعه فعال دیگر یک مدار طراحی شده و جریان خروجی را بدون توجه به بارگذاری ثابت نگه می‌دارد. جریان «کپی‌شده» می‌تواند، و گاهی، یک جریان سیگنال متغیر باشد. ازنظر مفهومی، یک آینه جریان ایده‌آل به سادگی یک تقویت‌کننده جریان معکوس ایده‌آل است که جهت جریان را نیز معکوس می‌کند. یا می‌تواند از یک منبع جریان کنترل‌شده با جریان (CCCS) تشکیل شود. آینه جریان برای تأمین جریان‌های بایاس و بارهای فعال به مدارها استفاده می‌شود. همچنین می‌توان از آن برای مدل‌سازی یک منبع جریان واقع گرایانه‌تر استفاده کرد (زیرا منابع جریان ایده‌آل وجود ندارند).

ساختار مدار پوشش داده شده در اینجا که در بسیاری از آی‌سی‌های یکپارچه ظاهر می‌شود، آینه جریان ویدلر بدون مقاومت تبهگن امیتر در ترانزیستور پیرو (خروجی) است. این ساختار فقط در آی‌سی انجام می‌شود، زیرا تطابق آن باید بسیار نزدیک باشد و با گسسته قابل دستیابی نیست.

توپولوژی دیگر آینه جریان ویلسون است. آینه ویلسون مشکل ولتاژ اثر ارلی را در این طرح حل می‌کند.

تحقق مداری آینه‌های جریان

ایده بنیادی

ترانزیستور دوقطبی می‌تواند به عنوان ساده‌ترین مبدل جریان-به-جریان مورد استفاده قرار گیرد اما نسبت انتقال آن به تغییرات دما، تغییرات بتا (β) و غیره بستگی دارد. برای از بین بردن این اختلالات ناخواسته، یک آینه جریان از دو مبدل جریان-به-ولتاژ آبشاری و ولتاژ به جریان تشکیل شده‌است که در همان شرایط قرار گرفته و دارای خصوصیات معکوس هستند. خطی بودن برای آن‌ها واجب نیست؛ تنها مورد نیاز این است که ویژگی‌های آن‌ها آینه‌ای مانند باشد (برای مثال، در آینه جریان BJT در زیر، آن‌ها لگاریتمی و نمایی هستند). معمولاً از دو مبدل یکسان استفاده می‌شود اما ویژگی اول با استفاده از بازخورد منفی معکوس می‌شود؛ بنابراین یک آینه جریان از دو مبدل معادل آبشاری (اولی-معکوس و دومی-مستقیم) تشکیل شده‌است.

شکل ۱: یک آینه جریان که با ترانزیستورهای دوقطبی npn با استفاده از یک مقاومت برای تنظیم جریان مرجع I_REF پیاده‌سازی شده‌است. V_CC = ولتاژ منبع تغذیه

آینه جریان با بی‌جی‌تی

جریان تحویل داده شده توسط آینه برای بایاس معکوس کلکتور-بیس، V_CB ترانزیستور خروجی توسط:

I_{\text{C}}=I_{\text{S}}\left(e^{\frac {V_{\text{BE}}}{V_{\text{T}}}}-1\right)\left(1+{\frac {V_{\text{CE}}}{V_{\text{A}}}}\right),

در اینجا I_S جریان اشباع معکوس یا جریان مقیاس؛ V_T، ولتاژ حرارتی و V_A، ولتاژ ارلی است. این جریان نسبت به جریان مرجع I_ref زمانی که خروجی ترانزیستور V_CB = 0V است توسط:

I_{\text{ref}}=I_{C}\left(1+{\frac {2}{\beta _{0}}}\right),

R_{N}=r_{o}={\frac {V_{A}+V_{CE}}{I_{C}}}\ ,

مقاومت خروجی

اگر V_BC بزرگتر از صفر در ترانزیستور خروجی Q₂ باشد، جریان کلکتور در Q₂ در نتیجه اثر ارلی تا حدودی بزرگتر از Q₁ خواهدشد. به عبارت دیگر، آینه دارای یک خروجی محدود (یا نُرتُن) داده شده با r_o ترانزیستور خروجی، عبارتند از:

که در آن V_A ولتاژ اولیه؛ و V_CE، ولتاژ کلکتور به امیتر ترانزیستور خروجی است.

R_{N}=r_{o}={\frac {1}{I_{D}}}\left({\frac {1}{\lambda }}r+V_{DS}\right)={\frac {1}{I_{D}}}\left(V_{E}L+V_{DS}\right),

آینهٔ جریان ساده با ماسفت

شکل ۲: یک آینه جریان ماسفت n-کانال با یک مقاومتی برای تنظیم جریان مرجع I_REF و V_DD ولتاژ منبع تغذیه است

آینه جریان ساده نیز می‌تواند با استفاده از ترانزیستورهای ماسفت پیاده‌سازی شود، همان‌طور که در شکل ۲ نشان داده شده‌است. ترانزیستور M₁ و همچنین M₂ در حالت اشباع یا فعال عمل می‌کند. در این طرز قرارگیری، جریان خروجی I_OUT به‌طور مستقیم با I_REF مرتبط است، همان‌طور که در ادامه بحث شده.

جریان مرجع I_REF یک جریان شناخته شده‌است و می‌تواند توسط یک مقاومت، همان‌طور که نشان داده شده‌است، یا توسط یک منبع جریان «آستانه مرجع» یا منبع جریان «بایاس سرخود» برای اطمینان از ثابت بودن آن، مستقل از تغییرات ولتاژ منبع، تأمین شود.

ولتاژ درین-سورس می‌تواند به صورت V_DS = V_DG + V_GS بیان شود. با استفاده از این جایگذاری، مدل شیچمن-هاجز یک شکل تقریبی برای تابع $f(V_{GS},V_{DG})$

ارائه می‌دهد:

{\begin{aligned}I_{d}&=f(V_{GS},V_{DG})\\&={\frac {1}{2}}K_{p}\left({\frac {W}{L}}\right)\left(V_{GS}-V_{th}\right)^{2}\left(1+\lambda V_{DS}\right)\\&={\frac {1}{2}}K_{p}\left[{\frac {W}{L}}\right]\left[V_{GS}-V_{th}\right]^{2}\left[1+\lambda (V_{DG}+V_{GS})\right],\\\end{aligned}}

در اینجا $K_{p}$

یک ثابت وابسته به فناوری است که با ترانزیستور همراه است، W/L نسبت عرض به طول ترانزیستور است،

V_{GS}

ولتاژ گیت-سورس،

V_{th}

ولتاژ آستانه، λ ثابت مدولاسیون طول کانال است و

V_{DS}

ولتاژ درین-سورس است.

مقاومت خروجی

به دلیل مدولاسیون طول کانال، آینه دارای یک خروجی محدود (یا نورتون) مقاومت در برابر داده شده توسط r_o ترانزیستور خروجی، یعنی (نگاه کنید به مدولاسیون طول کانال):

R_{N}=r_{o}={\frac {1}{I_{D}}}\left({\frac {1}{\lambda }}r+V_{DS}\right)={\frac {1}{I_{D}}}\left(V_{E}L+V_{DS}\right),

که در آن λ = پارامتر مدولاسیون طول کانال و V_DS = بایاس درین-سورس.

ولتاژ سازگاری

برای بالا نگه داشتن مقاومت ترانزیستور خروجی، V_DG ≥ 0 V. (به بیکر مراجعه کنید). این بدان معنی است که کمترین ولتاژ خروجی که منجر به رفتار صحیح آینه‌ای، ولتاژ سازگاری می‌شود، V_OUT = V_CV = V_GS برای ترانزیستور خروجی در سطح جریان خروجی با V_DG = 0 V یا با استفاده از معکوس تابع اف، f :

V_{CV}=V_{GS}({\text{for}}\ I_{D}\ {\text{at}}\ V_{DG}=0V)=f^{-1}(I_{D})\ {\text{with}}\ V_{DG}=0\ .

برای مدل شیچمن-هاجز، f تقریباً یک تابع مربعی است.

آینه جریان با اعمال بازخورد

شکل ۳: آینه جریان افزاینده بهره با بازخورد آپ‌امپی برای افزایش مقاومت خروجی

آینه‌های جریان دیگر

منبع جریان ویدلر
آینه جریان ویلسون به عنوان منبع جریان مورد استفاده قرار می‌گیرد
منابع جریان آبشاری

یادداشت

↑ Keeping the output resistance high means more than keeping the MOSFET in active mode, because the output resistance of real MOSFETs only begins to increase on entry into the active region, then rising to become close to maximum value only when V_DG ≥ 0 V.

جستارهای وابسته

منابع

↑ Paul R. Gray; Paul J. Hurst; Stephen H. Lewis; Robert G. Meyer (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. p. 308–309. ISBN 0-471-32168-0.
↑ Gray; et al. Eq. 1.165, p. 44. ISBN 0-471-32168-0.
↑ R. Jacob Baker (2010). CMOS Circuit Design, Layout and Simulation (Third ed.). New York: Wiley-IEEE. pp. 297, §9.2.1 and Figure 20.28, p. 636. ISBN 978-0-470-88132-3.

پیوند به بیرون

4QD tec - منبع‌ها و آینه‌های جریان مجموعه‌ای از مدارها و توضیحات

[3] Keeping the output resistance high means more than keeping the MOSFET in active mode, because the output resistance of real MOSFETs only begins to increase on entry into the active region, then rising to become close to maximum value only when V_DG ≥ 0 V.

[Gray-Meyer-1] Paul R. Gray; Paul J. Hurst; Stephen H. Lewis; Robert G. Meyer (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. p. 308–309. ISBN 0-471-32168-0.

[Gray-Meyer2-2] Gray; et al. Eq. 1.165, p. 44. ISBN 0-471-32168-0.

[Baker-4] R. Jacob Baker (2010). CMOS Circuit Design, Layout and Simulation (Third ed.). New York: Wiley-IEEE. pp. 297, §9.2.1 and Figure 20.28, p. 636. ISBN 978-0-470-88132-3.