قطعه منطقی قابل‌برنامه‌ریزی

یک قطعه منطقی قابل برنامه‌ریزی (PLD) یکی از اجزای الکترونیکی است که برای ساخت مدارهای دیجیتالی قابل پیکربندی مجدد مورد استفاده قرار می‌گیرد. بر خلاف مدارهای یکپارچه (IC) که از دروازه‌های منطقی تشکیل شده و عملکردی ثابت دارند، PLD در زمان ساخت یک عملکرد تعریف نشده دارد. قبل از استفاده از PLD در یک مدار، باید با استفاده از یک پروگرمر، برنامه‌ریزی (پیکربندی مجدد) شود.

یک قطعه PAL ساده. عناصر قابل برنامه‌ریزی (به عنوان فیوز نشان داده شده) هر دو ورودی درست و مکمل را به دروازه AND متصل می‌کنند. این دروازه AND، که به عنوان ضرب‌کننده عبارت‌ها نیز شناخته می‌شود، برای تشکیل آرایه منطقی جمع از OR با یکدیگر ساخته می‌شوند.

منطق قابل‌برنامه‌ریزی اولیه

در سال ۱۹۶۹، موتورولا ایکس‌سی۱۵۷، یک آرایه دروازه ماسک قابل‌برنامه‌ریزی با ۱۲ دروازه و ۳۰ پین ورودی / خروجی مستقل را ارائه داد.

در سال ۱۹۷۰، تگزاس اینسترومنتس مبتنی بر حافظه انجمنی فقط خواندنی آی‌بی‌ام یا ROAM، آی‌سی ماسک قابل‌برنامه‌ریزی را ایجاد کرد. این قطعه TMS2000، با تغییر لایه فلزی در حین تولید IC، برنامه‌ریزی شده‌است. TMS2000 تا ۱۷ ورودی و ۱۸ خروجی با ۸ فلیپ‌فلاپ جی‌کا برای حافظه داشت. TI اصطلاح آرایه منطقی قابل‌برنامه‌ریزی (PLA) را برای این قطعه ابداع کرد.

در سال ۱۹۷۱، جنرال الکتریک شرکت (GE) در حال توسعه یک قطعه قابل برنامه‌ریزی منطقی بر اساس تکنولوژی جدید (PROM) حافظه فقط خواندنی قابل‌برنامه‌ریزی. این قطعه آزمایشگاهی با اجازه دادن به منطق چند سطحی در ROAM آی‌بی‌ام بهبود یافت. اینتل به تازگی PROM قابل پاک کردن UV با گیت شناور را معرفی کرده‌است، بنابر بازتحقق در GE آن فناوری رسماً به ثبت رسیده. قطعه GE اولین PLD قابل پاک سازی بود که تاکنون توسعه یافته‌است و در گذشته بیش از یک دهه آلترا EPLD وجود داشت. GE چندین اختراع ثبت شده اولیه را در قطعه‌های منطقی قابل‌برنامه‌ریزی به دست آورد.

در سال ۱۹۷۳ نشنال سمی‌کنداکتر یک قطعه PLA ماسک قابل‌برنامه‌ریزی (DM7575) با ۱۴ ورودی و ۸ خروجی بدون رجیسترهای حافظه معرفی کرد. این متداول‌تر از قسمت TI بود اما هزینه ساخت ماسک فلزی استفاده از آن را محدود کرد. این قطعه قابل برنامه‌ریزی مورد توجه است زیرا مبنای آن برای آرایه منطقی قابل برنامه‌ریزی تولید شده توسط سیگنتیکس در سال ۱۹۷۵، 82S100 بود. (اینتیسل در حقیقت بتا سیکنتیکس را به بازار عرضه کرد اما سود ضعیف قطعه‌شان را محکوم کرد)

منابع

↑ Horowitz P. , Hill W. - The Art of Electronics. 32 Avenue of the Americas, New York, NY 10013-2473, USA. 2015. p. 764. ISBN 978-0-521-80926-9. A PLD consists of a chip with lots of logic (gates and registers, and sometimes much more), in which the connections are programmable.
↑ Horowitz P. , Hill W. - The Art of Electronics. 32 Avenue of the Americas, New York, NY 10013-2473, USA. 2015. p. 764. ISBN 978-0-521-80926-9.
↑ Motorola Semiconductor Data Book, Fourth Edition. Motorola Inc. 1969. p. IC-73.
↑ Andres, Kent (October 1970). A Texas Instruments Application Report: MOS programmable logic arrays. Texas Instruments. Bulletin CA-158. Report introduces the TMS2000 and TMS2200 series of mask programmable PLAs.
↑ Greer, David L. Electrically Programmable Logic Circuits US Patent 3,818,452. Assignee: General Electric, Filed: April 28, 1972, Granted: June 18, 1974
↑ Greer, David L. Multiple Level Associative Logic Circuits US Patent 3,816,725. Assignee: General Electric, Filed: April 28, 1972, Granted: June 11, 1974
↑ Greer, David L. Segmented Associative Logic Circuits US Patent 3,849,638. Assignee: General Electric, Filed: July 18, 1973, Granted: November 19, 1974
↑ "Semiconductors and IC's: FPLA". EDN. Boston, MA: Cahners Publishing. 20 (13): 66. July 20, 1975. Press release on Intersil IM5200 field programmable logic array. Fourteen inputs pins and 48 product terms. Avalanched-induced-migration programming. Unit price was $37.50
↑ "FPLA's give quick custom logic". EDN. Boston, MA: Cahners Publishing. 20 (13): 61. July 20, 1975. Press release on Signetics 82S100 and 82S101 field programmable logic arrays. Fourteen inputs pins, 8 output pins and 48 product terms. NiCr fuse link programming.

پیوند به بیرون

"PLD Tools Creating SVF, JAM, STAPL and other formats". JTAG / boundary-scan. Corelis. Dec 1, 2010. Archived from the original on 18 March 2012. Retrieved 25 May 2020.
"FPGAs and CPLDs". Lattice Semiconductor.

[1] Horowitz P. , Hill W. - The Art of Electronics. 32 Avenue of the Americas, New York, NY 10013-2473, USA. 2015. p. 764. ISBN 978-0-521-80926-9. A PLD consists of a chip with lots of logic (gates and registers, and sometimes much more), in which the connections are programmable.

[HorowitzHillArts2015-2] Horowitz P. , Hill W. - The Art of Electronics. 32 Avenue of the Americas, New York, NY 10013-2473, USA. 2015. p. 764. ISBN 978-0-521-80926-9.

[Motorola_XC173-3] Motorola Semiconductor Data Book, Fourth Edition. Motorola Inc. 1969. p. IC-73.

[TI_PLA_1970-4] Andres, Kent (October 1970). A Texas Instruments Application Report: MOS programmable logic arrays. Texas Instruments. Bulletin CA-158. Report introduces the TMS2000 and TMS2200 series of mask programmable PLAs.

[US_Patents_3,818,452-5] Greer, David L. Electrically Programmable Logic Circuits US Patent 3,818,452. Assignee: General Electric, Filed: April 28, 1972, Granted: June 18, 1974

[US_Patents_3,816,725-6] Greer, David L. Multiple Level Associative Logic Circuits US Patent 3,816,725. Assignee: General Electric, Filed: April 28, 1972, Granted: June 11, 1974

[US_Patents_3,849,638-7] Greer, David L. Segmented Associative Logic Circuits US Patent 3,849,638. Assignee: General Electric, Filed: July 18, 1973, Granted: November 19, 1974

[Intersil_IM5200-8] "Semiconductors and IC's: FPLA". EDN. Boston, MA: Cahners Publishing. 20 (13): 66. July 20, 1975. Press release on Intersil IM5200 field programmable logic array. Fourteen inputs pins and 48 product terms. Avalanched-induced-migration programming. Unit price was $37.50

[Signetics_82S100-9] "FPLA's give quick custom logic". EDN. Boston, MA: Cahners Publishing. 20 (13): 61. July 20, 1975. Press release on Signetics 82S100 and 82S101 field programmable logic arrays. Fourteen inputs pins, 8 output pins and 48 product terms. NiCr fuse link programming.